HUSNI MUBAROK: Laporan Akhir 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

LAPORAN AKHIR 2

PERCOBAAN 2

1. Jurnal [kembali]

2. Alat dan Bahan[kembali]

IC 74LS112

IC 74LS112 adalah IC yang berisi dua buah JK flip-flop dengan pemicu tepi negatif (falling edge). JK flip-flop lebih fleksibel dibanding D flip-flop karena dapat digunakan sebagai latch, toggle, ataupun pembagi frekuensi, dan juga dilengkapi dengan input preset serta clear.

SW-SPDT

Komponen SW-SPDT (Single Pole Double Throw switch) berfungsi sebagai saklar yang memungkinkan satu input dihubungkan ke salah satu dari dua output, sehingga dapat digunakan untuk memilih jalur logika atau menentukan kondisi logika 0 dan 1 pada rangkaian digital.

LOGIC PROBE

Logic probe digunakan sebagai alat penguji sederhana untuk mengetahui status logika pada titik tertentu dalam rangkaian, apakah bernilai logika rendah (LOW), logika tinggi (HIGH), atau dalam kondisi pulsa (berubah-ubah).

POWER SUPPLY

power supply sebagai sumber tegangan, biasanya sebesar +5 V DC pada IC TTL seperti 7474 dan 74LS112. Selain itu

GROUND

ground (GND) juga sangat penting sebagai titik referensi tegangan 0 V, yang menjadi jalur kembalinya arus dan penentu kondisi logika dalam rangkaian digital. Tanpa power supply dan ground, IC maupun komponen digital lainnya tidak akan dapat berfungsi dengan baik.

3. Rangkaian Simulasi [kembali]

Rangkaian Percobaan 2

4. Prinsip Kerja Rangkaian [kembali]

Rangkaian pada gambar merupakan implementasi T Flip-Flop menggunakan IC 74LS112, yaitu J-K Flip-Flop yang dikonfigurasi khusus agar bekerja sebagai T Flip-Flop. Pada rangkaian ini, input J dan K (masing-masing dari switch B1 dan B0) dihubungkan bersama dan diset ke logika tinggi (1), sehingga memenuhi kondisi J = K = 1. Dalam mode ini, flip-flop akan beroperasi dalam mode toggle, di mana output Q akan berubah keadaan (toggle) setiap kali terjadi pulsa naik (rising edge) pada sinyal clock, yang diatur melalui switch B2.

Sinyal clock (CLK) masuk ke pin 1 dan mengontrol kapan perubahan output terjadi. Ketika clock mengalami transisi dari 0 ke 1 (rising edge), output Q akan berubah dari 0 menjadi 1 atau dari 1 menjadi 0, tergantung kondisi sebelumnya. Output Q dan Q̅ dapat diamati melalui indikator LED H6 dan H7. Jika Q menyala (1), maka Q̅ padam (0), dan sebaliknya, sesuai prinsip output komplemen.

5. Video Rangkaian [kembali]