Tugas Pendahuluan 2 Modul 2
(Percobaan 2 Kondisi 8)
1. Kondisi [kembali]
Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=don’t care, B2=1
2. Gambar Rangkaian Simulasi [kembali]
3. Video Simulasi [kembali]
Rangkaian yang ditunjukkan merupakan implementasi dari T Flip-Flop menggunakan JK Flip-Flop tipe 74LS112. Konfigurasi ini didapat dengan menghubungkan kedua input J dan K ke logika tinggi (1), yang dalam rangkaian dikendalikan melalui saklar SPDT B1 dan B0. Dalam kondisi J = K = 1, JK Flip-Flop akan berperilaku sebagai T (Toggle) Flip-Flop, di mana output Q akan berubah (toggle) setiap kali sinyal clock mengalami transisi dari tinggi ke rendah (falling edge). Sinyal clock sendiri dikendalikan oleh saklar B2. Karena pin Set (S) dan Reset (R) dibiarkan dalam keadaan tidak aktif (logika tinggi), maka operasi flip-flop sepenuhnya dikendalikan oleh J, K, dan clock. Saat clock diberikan pulsa jatuh, output Q akan berubah dari 0 menjadi 1 atau dari 1 menjadi 0, tergantung pada keadaan sebelumnya, sedangkan Q̅ akan menjadi kebalikannya. Dengan demikian, rangkaian ini menunjukkan prinsip kerja T Flip-Flop yang dapat digunakan dalam sistem penghitung biner atau pembagi frekuensi, menggunakan JK Flip-Flop sebagai dasarnya.
5. Link Download [kembali]
- Rangkaian Proteus [Download]
- Video Rangkaian [Download]
- Datasheet IC 74LS112 [Download]
Tidak ada komentar:
Posting Komentar